(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-307479 (P2000-307479A)

(43)公開日 平成12年11月2日(2000.11.2)

(51) Int.Cl. ⁷		識別記号	FΙ		7	-7]-ド(参考)
H 0 4 B	1/707		H04J	13/00	D	5 K O 2 2
H03H	17/02	6 0 1	H 0 3 H	17/02	601Z	
		6 2 1			621	
		6 5 5			655B	

審査請求 未請求 請求項の数6 〇L (全 20 頁)


(21)出願番号	特願平11-113953	(71) 出願人 000001122
		国際電気株式会社
(22)出願日	平成11年4月21日(1999.4.21)	東京都中野区東中野三丁目14番20号
•		(72)発明者 庄司 哲平
		東京都中野区東中野三丁目14番20号 国際
		電気株式会社内
		(72)発明者 今泉 市郎
		東京都中野区東中野三丁目14番20号 国際
		電気株式会社内
		(74)代理人 100093104
		弁理士 船津 暢宏 (外1名)
		Fターム(参考) 5KO22 EE02 EE33

(54) 【発明の名称】 マッチドフィルタ及びCDMA受信機

(57) 【要約】

【課題】 従来のマッチドフィルタでは、オーバーサンプリングを行う場合、消費電力が大きいという問題点があったが、本発明は、消費電力を低減できるマッチドフィルタ及びCDMA受信機を提供する。

【解決手段】 1チップ時間間隔のクロックで動作して入力信号と拡散符号との相関を出力するシングルマッチドフィルタ(マッチドフィルタ部)75,76をオーバーサンプリング数分設けると共に、各マッチドフィルタ部に入力信号を時分割の出力するDATA時分割メモリ変換部72,73と、各マッチドフィルタ部に複数のUSERに対応する拡散符号を時分割に供給するCODE時分割メモリ変換部63を設け、オーバーサンプリング数分の1位相遅延させたクロックで各マッチドフィルタ部を動作させ、出力される相関を加算部77で加算するマッチドフィルタ及びそれを用いたCDMA受信機である。



【特許請求の範囲】

【請求項1】 1 チップ間隔のクロックを入力してオーバーサンプリング数分の1位相ずつ遅延させたクロックを出力する位相遅延手段と、入力信号と拡散符号との相関を出力するシングルマッチドフィルタをオーバーサンプリング数分設けると共に、前記各シングルマッチドフィルタに対応する入力信号を供給する入力信号供給手段と、前記各シングルマッチドフィルタに拡散符号を供給する拡散符号供給手段を設け、

前記位相遅延手段から出力されるクロックに応じて前記 入力信号供給手段からの入力信号を前記シングルマッチ ドフィルタに供給し、前記各シングルマッチドフィルタ で各々供給される入力信号と拡散符号との積和演算を行って相関を出力し、前記各相関を加算して、オーバーサ ンプリングした相関を出力することを特徴としたマッチ ドフィルタ。

【請求項2】 1チップ間隔のクロックを入力してオーバーサンプリング数mに対して1/m位相ずつ遅延させた第1~mクロックを出力する位相遅延手段と、入力信号と拡散符号との相関を出力するシングルマッチドフィルタをオーバーサンプリング数m個設けると共に、前記各シングルマッチドフィルタに対応する入力信号を1/mチップ時間間隔でmシンボル分取り込み保持し、前記第1~mクロックで順次動作して1シンボル分の入力信号を供給する第1~m個の入力信号供給手段と、第1~n(n≧m)の拡散符号を前記シングルマッチドフィルタに巡回的に供給する拡散符号供給手段を設け、

前記位相遅延手段から出力されるクロックで前記各シングルマッチドフィルタを動作させて各々供給される拡散符号との積和演算を行って相関を出力し、前記各相関を加算して、オーバーサンプリングした相関を出力することを特徴としたマッチドフィルタ。

【請求項3】 1 チップ問隔のクロックを入力し、前記 クロックと同じダイミングである第1のクロックと、前 記第1のクロックから1/2位相遅延した第2のクロックとを出力する位相遅延部と、

入力信号を前記第1のクロックにて1/2チップ時間間隔で2シンボル分以上取り込み保持する第1の入力信号保持部と、前記第1の入力信号保持部に1シンボル分の入力信号が保持されたら当該入力信号を1/2チップ時間間隔で取り込み保持する第2の入力信号保持部とを備える第1のDATA時分割メモリ変換部と、

入力信号を前記第2のクロックにて1/2チップ時間間隔で2シンボル分以上取り込み保持する第3の入力信号保持部と、前記第3の入力信号保持部に1シンボル分の入力信号が保持されたら当該入力信号を1/2チップ時間間隔で取り込み保持する第4の入力信号保持部とを備える第2のDATA時分割メモリ変換部と、

第1の拡散符号を1チップ時間間隔で3シンボル分以上 取り込み保持する第1の拡散符号保持部と、第2の拡散 50 符号を1チップ時間間隔で3シンボル分以上取り込み保持する第2の拡散符号保持部と、前記第1の拡散符号保持部に1シンボル分の拡散符号が保持されたら当該拡散符号を1シンボル時間取り込み保持し、前記第2の拡散符号保持部に2シンボル分の拡散符号が保持されたら前記第2の拡散符号保持部から1シンボル分の拡散符号を1シンボル時間取り込み保持する第3の拡散符号保持部

前記第1のDATA時分割メモリ変換部の第2の入力信号保持部に保持された入力信号と前記CODE時分割メモリ変換部の第3の拡散符号保持部に保持された拡散符号との積和演算を行う第1のシングルマッチドフィルタ

とを備えるCODE時分割メモリ変換部と、

前記第2のDATA時分割メモリ変換部の第4の入力信号保持部に保持された入力信号と前記CODE時分割メモリ変換部の第3の拡散符号保持部に保持された拡散符号との積和演算を行う第2のシングルマッチドフィルタ部と、

前記第1のシングルマッチドフィルタ部の相関出力と前20 記第2のシングルマッチドフィルタ部の相関出力とを加算する加算部と、

前記拡散符号毎に1シンボル分の相関出力から自己相関 が検出されるタイミングを検出するフラグ検出部と、前 記検出されたタイミングで復調出力を選択する復調出力 セレクタ部とを備える出力部とを有することを特徴とす るマッチドフィルタ。

【請求項4】 1チップ間隔のクロックを入力し、前記 クロックと同じタイミングである第1のクロックと、前 記第1のクロックから1/m位相ずつ遅延した第2~m のクロックとを出力する位相遅延部と、

入力信号を1/mチップ時間間隔でmシンボル分以上取り込み保持する第1番目の入力信号保持部と、前記第1番目の入力信号保持部に1シンボル分の入力信号が保持されたら当該入力信号を1/mチップ時間間隔で取り込み保持する第2番目の入力信号保持部とを備え、前記第1~mクロックにて動作する第1~mのDATA時分割メモリ変換部と、

第1~n (n≧m)の拡散符号を1チップ時間間隔でm +1シンボル分以上取り込み保持する第1~n番目の拡) 散符号保持部と、前記第1~n番目の拡散符号保持部から1シンボル分の拡散符号を1シンボル時間順次取り込 み保持する第n+1番目の拡散符号保持部とを備えるC ODE時分割メモリ変換部と、

前記第1~mのDATA時分割メモリ変換部の第2番目の入力信号保持部に保持された入力信号と前記CODE時分割メモリ変換部の第n+1番目の拡散符号保持部に保持された拡散符号との積和演算を行う第1~mのシングルマッチドフィルタ部と、

前記第1~mのシングルマッチドフィルタ部の相関出力 を加算する加算部と、前記拡散符号毎に1シンボル分の

相関出力から自己相関が検出されるタイミングを検出するフラグ検出部と、前記検出されたタイミングで復調出力を選択する復調出力セレクタ部とを備える出力部とを有することを特徴とするマッチドフィルタ。

【請求項5】 1 チップ間隔のクロックを入力し、前記 クロックと同じタイミングである第1のクロックと、前 記第1のクロックから1/2位相遅延した第2のクロックとを出力する位相遅延部と、

入力信号を1/2チップ時間間隔で2シンボル分以上取り込み保持する第1の入力信号保持部と、前記第1の入力信号保持部に1シンボル分の入力信号が保持されたら当該入力信号を1/2チップ時間間隔で取り込み保持する第2の入力信号保持部とを備え、前記第1のクロックにて動作する第1のDATA時分割メモリ変換部と、

入力信号を1/2 チップ時間間隔で2シンボル分以上取り込み保持する第3の入力信号保持部と、前記第3の入力信号保持部に1シンボル分の入力信号が保持されたら当該入力信号を1/2 チップ時間間隔で取り込み保持する第2の入力信号保持部とを備え、前記第2のクロックにて動作する第2のDATA時分割メモリ変換部と、

第1~nの拡散符号を1チップ時間間隔で3シンボル分以上取り込み保持する第1~n番目の拡散符号保持部と、前記第1~n番目の拡散符号保持部から1シンボル分の拡散符号を1シンボル時間順次取り込み保持する第n+1番目の拡散符号保持部とを備えるCODE時分割メモリ変換部と、

前記第1のDATA時分割メモリ変換部の第2の入力信号保持部に保持された入力信号と前記CODE時分割メモリ変換部の第n+1番目の拡散符号保持部に保持された拡散符号との積和演算を行う第1のシングルマッチドフィルタ部と、

前記第2のDATA時分割メモリ変換部の第4の入力信号保持部に保持された入力信号と前記CODE時分割メモリ変換部の第n+1番目の拡散符号保持部に保持された拡散符号との積和演算を行う第2のシングルマッチドフィルタ部と、

前記第1のシングルマッチドフィルタ部の相関出力と前記第2のシングルマッチドフィルタ部の相関出力とを加算する加算部と、

前記拡散符号毎に1シンボル分の相関出力から自己相関 が検出されるタイミングを検出するフラグ検出部と、前 記検出されたタイミングで復調出力を選択する復調出力 セレクタ部とを備える出力部とを有することを特徴とす るマッチドフィルタ。

【請求項6】 請求項1乃至5記載のマッチドフィルタ を有することを特徴とするCDMA受信機。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、符号分割多元接続 (CDMA: Code Division Multiple Access) 方式を 用いた移動体通信におけるスペクトラム拡散通信システムでの受信機の復調回路(BB部:ベースバンド部)に用いられるマッチドフィルタに係り、特に、消費電力を低減できるマッチドフィルタ及びCDMA受信機に関する

[0002]

【従来の技術】一般的に、スペクトラム拡散通信システムでは、送信側で送信データに拡散変調を施して拡散信号を送信し、受信側で受信拡散信号を逆拡散して復調信10号を得るものである。ここで、拡散変調とは、送信データにそれより周波数の高い拡散符号(PNコード)を乗算することにより周波数帯域幅を広くし、電力密度の低い信号に変換することである。

【0003】拡散変調の利点として、他の通信システムに与える干渉が小さい、他の通信システムから受ける干渉の影響が小さい、マルチパスに強い、秘話性がある等を挙げることができる。

【0004】まず、一般的なスペクトラム拡散通信システムにおける受信機の概略構成について、図4を用いて説明する。図4は、一般的なスペクトラム拡散通信システムにおける受信機の概略構成ブロック図である。受信機は、図4に示すように、受信信号を受信する無線部

(RF部) 11と、受信した信号の復調を行う復調部 (ベースバンド部又はBB部) 12とから基本的に構成されている。

【0005】そして、復調部12は、無線部11から入力される受信ベースバンド信号をディジタル信号に変換するA/D変換部(A/D)121と、拡散符号を生成してA/D変換部121から順次入力される信号を拡散符号で逆拡散し、相関信号を出力するマッチドフィルタ(MF)122と、マッチドフィルタ122から出力される相関信号をRAKE合成するRAKE合成部(RAKE)123と、RAKE合成された信号の誤り訂正を行う誤り訂正部(FEC)124と、誤り訂正された信号から元の信号を再生し、音声信号に変換する音声符号化/復号化部(CODEC)125と、復調された音声信号を出力する制御を行うCPU部(CPU)126とから構成されている。

【0006】次に、上記マッチドフィルタ122について具体的に説明する。マッチドフィルタとは、トランスバーサルフィルタの一種であり、入力された信号をカスケードに接続した遅延素子で遅延して保持しつつ、順次後段の遅延素子に出力し、それと共に各遅延素子が出力する信号をタップ出力して、出力された信号と拡散符号とを乗算して加算することにより、各タイミングにおける相関演算を逐次的に行うことができるものである。

【0007】マッチドフィルタは、スペクトラム拡散通信の受信機において広く応用されており、マッチドフィルタに関する先行技術の例としては、特開平9-107271号の「直接拡散スペクトル拡散用ディジタルマッ

チドフィルタ」に記載されている。この直接拡散スペクトル拡散用ディジタルマッチドフィルタは、乗算器の替わりに極性反転器と選択回路を用い、全体の回路規模を縮小するものである。

【0008】尚、マッチドフィルタにおいては、オーバーサンプリングが用いられることがある。このオーバーサンプリングとは、信号をチップレートの数倍高速にサンプリングし、1チップについて複数のサンプル結果から相関値を演算する方法である。すなわち、スペクトラム拡散信号をオーバーサンプリングする場合、1拡散チップ長当たり複数のサンプルが行われる。

【0009】次に、CDMA方式における移動体通信の 受信機の復調回路で用いられるマッチドフィルタ(M F) について、複数MF使用型とメモリ時間変換方式M Fを説明する。従来技術の複数MF使用型とメモリ時間 変換方式MFを、ここではCDMA拡散信号の拡散率を 16、そのオーバーサンプリング数を2倍、そしてユー ザ数を2として、図5~図10を用いて説明する。図5 は、複数MF使用型の構成ブロック図であり、図6は、 複数MF使用型のシミュレーションにおける構成ブロッ ク図であり、図7は、複数MF使用型のシミュレーショ ン結果を示す図であり、図8は、メモリ時間変換方式M Fの構成ブロック図であり、図9は、メモリ時間変換方 式MFのシミュレーションにおける構成ブロック図であ り、図10は、メモリ時間変換方式MFのシミュレーシ ョン結果を示す図である。尚、全ての図において、「D ATA」とは図4中のA/D変換部121でディジタル 変換された出力信号である。

【0010】まず、複数MF使用型について説明する。 複数MF使用型は、図5に示すように、入力信号(DATA)を1/2チップ時間間隔で取り込み保持し、前回のタイミングで保持したDATAを次タップにシフトする入力信号保持部21,22,23と、拡散符号(CODEO,1,…,n)を1チップ時間間隔で取り込み保持し、前回のタイミングで保持し拡散符号を次タップにシフトし、1シンボル分の拡散符号を保持し終えたら、その拡散符号を1シンボル時間保持する拡散符号保持部24,25,23からの入力信号と拡散符号保持部24,25,26からの拡散符号との積和演算を行うマッチドフィルタ部27,28,29とから構成されている。

【0011】上記複数MF使用型では、各ユーザ(ユーザ数は2とする)毎に復調するためのタイミングを検出する(サーチャ動作)と、各ユーザのタイミングでそれぞれ復調する(復調動作)とが行われる。図6に示す複数MF使用型は、クロック(CLK)を1/2に分周する分周部51と、入力信号(DATA)を保持するDATA保持部52、56と、拡散符号(CODE)を保持するCODE保持部53、57と、DATA保持部52からの入力信号出力とCODE保持部53からの拡散符

号出力との積和演算を行うマッチドフィルタ部54と、マッチドフィルタ部54からの出力に基づいて同期を取る出力部55と、DATA保持部56からの入力信号出力とCODE保持部57からの拡散符号出力との積和演算を行うマッチドフィルタ部58からの出力に基づいて同期を取る出力部59とから基本的に構成されている。

【0012】更に、DATA保持部52,56内には、 入力信号(DATA)を1/2チップ時間間隔で取り込 の み保持し、前回のタイミングで保持したDATAを次タ ップにシフトする32TAP(1シンボル分)の入力信 号を保持する入力信号保持部521,561が設けられ ている。

【0013】また、CODE保持部53,57内には、下段の拡散符号保持部532,572の1シンボル分の拡散符号を1シンボル時間間隔で取り込み保持する16TAP(1シンボル分)の拡散符号保持部531,571と、拡散符号(CODE0,1)を1チップ時間間隔で取り込み保持し、前回のタイミングで保持したCODE0,1を次タップにシフトし、1シンボル分の拡散符号を一定のタイミングで上段の拡散符号保持部531,571にシフトする16TAP(1シンボル分)の拡散符号保持部532,572とを備えている。

【0014】また、出力部55,59内には、CODE 0 (USER0), CODE1 (USER1) の復調のタイミングFR00,FR01を検出するフラグ (FR) 検出部551,591と、マッチドフィルタ部54,58の復調出力の同期を取る同期部552,592とを備えている。

0 【0015】尚、説明の都合上、図6においてユーザ数を2、入力信号は4bit、拡散符号は1bit、入力信号保持部521,561のタップ数は32タップ(1シンボル分)、拡散符号保持部532,572は16チップ(1シンボル分)、拡散符号保持部531,571は16チップ(1シンボル分)とするが、実際にはこれにとらわれることなく、自由に設定可能である。

【 O O 1 6 】次に、図 6 を用いて、以下、複数M F 使用型をサーチャ動作時と、復調動作時とに分けて説明する。まず、サーチャ動作時について説明する。図 6 にお いて、分周部 5 1 は、入力したサンプリングクロック (C L K) を 1 / 2 に分周する。D A T A 保持部 5 2, 5 6、出力部 5 5, 5 9 は C L K で動作する。C O D E 保持部 5 3, 5 7 は C L K × 2 で動作する。

【0017】DATA保持部52,56は、入力信号(DATA)を1/2チップ時間間隔で取り込み保持し、前回のタイミングで保持したDATAを次タップ(タップ数:32TAP)にシフトする。CODE保持部53,57は、下段の拡散符号保持部532,572で拡散符号(CODEO,COOE1)を1チップ時間間隔で取り込み保持し、前回のタイミングで保持した拡

散符号を次タップ(タップ数:16TAP)にシフトし、1シンボル分の拡散符号が下段の拡散符号保持部532,572に保持し終えたら、上段の拡散符号保持部531,571に1シンボル分の拡散符号をシフトする。

【0018】マッチドフィルタ(MF積和演算)部54,58は、入力信号出力と拡散符号出力との積和演算を行う。出力部55,59は、フラグ検出部551,591にて、1シンボル分の相関出力からピーク値(自己相関値)が検出されるタイミング(FR00,FR01)を検出する。各ユーザのタイミングFR00,FR01は0~31からなるもので、サーチャ動作開始時にピーク(自己相関値)が立てば"0"、それ以降1/2チップ時間毎に"1"が加算される。尚、1シンボル時間後にピークが検出されれば"31"となる。

【0019】次に、復調動作時について説明する。分周部51、DATA保持部52,56、CODE保持部53,57、マッチドフィルタ(MF積和演算)部54,58は、サーチャ動作時と同じ動作を行う。そして、出力部55,59は、同期部552,592にて、フラグ検出部551,591で検出されたタイミング(FR00,FR01)時の相関出力(復調出力)の同期を取り、出力する(復調動作)。

【0020】図6における複数MF使用型では、サーチャ動作は2シンボル時間(1シンボル分の拡散符号を保持するのに1シンボル時間、更に1シンボル分の相関を得るのに1シンボル時間)かかり、復調動作は1シンボル復調するのに1シンボル時間かかる。

【0021】図6のシミュレーション結果を図7に示す。図7において記述しているCLKはサンプリング周期(80ns)、RESETは初期リセット、SHDATA(3:0)は入力信号(4bit)、CODATAOは拡散符号1bit、CODATA1は拡散符号(1bit)、上段のAO(127:64)はUSER0のMF積和演算部の入力信号成分、上段のBO(15:0)はUSER0のMF積和演算部の拡散符号成分、OUTOはCODEO(USER0)の復調出力、下段のAO(127:64)はUSER1のMF積和演算部の入力信号成分、下段のBO(15:0)はUSER1のMF積和演算部の人力信号成分、下段のBO(15:0)はUSER1のMF積和演算部の大力信号成分、下段のBO(15:0)はUSER1のMF積和演算部の拡散符号成分、OUT1はCODE1(USER1)の復調出力である。

【0022】次に、メモリ時間変換方式MFについて説明する。メモリ時間変換方式MFとは、複数ユーザの復調を数シンボル分の入力信号保持部(メモリ)と各ユーザの拡散符号保持部(メモリ)を用いて1つのMFで実現させるものである。

【0023】メモリ時間変換方式MFを図8を用いて説明する。図8に示すメモリ時間変換方式MFは、入力信号(DATA)を1/2チップ時間間隔で取り込み保持し、前回のタイミングで保持したDATAを次タップに

シフトする入力信号保持部(メモリ)31と、拡散符号 (CODEO, 1, …, n)を1チップ時間間隔で取り 込み保持し、前回のタイミングで保持したCODEを次 タップにシフトし、1シンボル分の拡散符号を一定のタ イミングで拡散符号保持部(コード)37にシフトする 拡散符号保持部32,33,34と、入力信号保持部3 1の1シンボル分の入力信号を1/2チップ時間間隔で 取り込み保持する入力信号保持部(データ)35と、入 力信号保持部35の入力信号出力と拡散符号保持部37 の拡散符号出力との積和演算を行うマッチドフィルタ (MF積和演算)部36と、拡散符号保持部32,3 3,34の1シンボル分の拡散符号を一定タイミングで 交互に取り込み保持する拡散符号保持部(コード)37

8

【0024】複数MF使用型は、マッチドフィルタ部のハード規模(ゲート数)がユーザ数に付随して増加していくのに対して、メモリ時間変換方式MFでは、動作速度(サンプリング周波数)を上げることで、マッチドフィルタ部のハード規模を変えず(MFは1つのみで)、複数MF使用型と同じ速度で同じ動作を実現できるものである。

とから構成されている。

【0025】次に、メモリ時間変換方式MFのシミュレーションにおける構成を図9を用いて説明する。尚、マッチドフィルタの仕様は、2倍オーバーサンプリング、DATAは4bit、CODEは1bit、TAPは16としている。図9に示すように、メモリ時間鉛管方式MFは、CLKを1/2に分周する分周部61と、DATA時分割メモリ変換部62と、CODE時分割メモリ変換部63と、DATA時分割メモリ変換部62の入力信号出力とCODE時分割メモリ変換部63の拡散符号出力との積和演算を行うマッチドフィルタ部64と、復調出力を特定タイミングで出力する出力部65とから基本的に構成されている。

【0026】そして、DATA時分割メモリ変換部62は、入力信号(DATA)を1/2チップ時間間隔で取り込み保持し、前回のタイミングで保持したDATAを次タップにシフトする64TAP(2シンボル分)の入力信号保持部(DATA)621と、入力信号保持部621の1シンボル分の入力信号を1/2チップ時間間隔で取り込み保持する入力信号保持部(DATA)622とを備えている。

【0027】CODE時分割メモリ変換部62は、拡散符号(CODE0)を1チップ時間間隔で取り込み保持し、前回のタイミングで保持したCODE0を次タップにシフトし、1シンボル分の拡散符号を一定のタイミングで拡散符号保持部633にシフトする48TAP(3シンボル分)の拡散符号保持部(CODE0)631と、拡散符号(CODE1)を1チップ時間間隔で取り込み保持し、前回のタイミングで保持したCODE1を次タップにシフトし、1シンボル分の拡散符号を一定の

10 で取り込み保持する。これを 1 :

タイミングで拡散符号保持部633にシフトする48T AP(3シンボル分)の拡散符号保持部(CODE1)632と、拡散符号保持部631,632のそれぞれの 拡散符号(CODE0,CODE1)を一定間隔で取り 込み保持する拡散符号保持部(CODE)633とを備えている。

【0028】出力部65は、CODE0, CODE1 (USER0, USER1) のそれぞれの復調のタイミングFR00, FR01を検出するフラグ(FR) 検出部651と、USER0, USER1のそれぞれのタイミングFR00, FR01でマッチドフィルタ部64の復調出力をセレクトする復調出力セレクタ部(セレクタ)652とを備えている。

【0029】ここでは、図9を用いて、メモリ時間変換方式MFをサーチャ動作時、復調動作時に分けて説明する。説明の都合上、図9においてユーザ数を2、入力信号は4bit、拡散符号は1bit、入力信号保持部621のタップ数は64タップ(2シンボル分)、入力信号保持部622のタップ数は32タップ(1シンボル分)、拡散符号保持部631、632は48チップ(3シンボル分)、拡散符号保持部633は16チップ(1シンボル分)とするが、実際にはこれにとわれることなく、自由に設定可能である。

【0030】サーチャ動作時について説明する。分周部61は、入力したサンプリングクロック(CLK)を1 /2に分周する。DATA時分割メモリ変換部62、出力部65はCLKで動作し、CODE時分割メモリ変換部63はCLK×2で動作する。

【0031】DATA時分割メモリ変換部62では、前段の入力信号保持部621が、入力信号(DATA)を1/2チップ時間間隔で取り込み保持し、前回のタイミングで保持したDATAを次タップ(タップ数:64TAP [2シンボル分])にシフトする。入力信号保持部621の前半に1シンボル分の入力信号を保持し終えたら(前段の0~31TAPに入力信号を保持し終えている状態になったら)、1シンボル分の入力信号(0~31TAP)を次段の入力信号保持部622に1/2チップ時間間隔で取り込み保持する。これを1シンボル時間の間、繰り返す。

【0032】ここまで、前段の入力信号保持部621に 1シンボル分の入力信号を保持するのに1シンボル時間、前段の入力信号保持部621の0~31TAPの1シンボル分の入力信号保持部622に 取り込むのに1シンボル時間、合計2シンボル時間かかる。この間に前段の入力信号保持部621のシフトレジスタには2シンボル分の入力信号が保持される。前段の入力信号保持部621で2シンボル分の入力信号を保持し終えたら(前段の0~63TAPに入力信号を保持し終えている状態になったら)、1シンボル分の入力信号 (32~63TAP) を次段の入力信号保持部622に

1/2チップ時間間隔で取り込み保持する。これを1シンボル時間の間、繰り返す。

【0033】CODE時分割メモリ変換部63では、下段の拡散符号保持部631,632で拡散符号(CODE0,CODE1)を1チップ時間間隔で取り込み保持し、前回のタイミングで保持した拡散符号を次タップ(タップ数:48TAP[3シンボル分])にシフトする。下段の拡散符号保持部631,632に1シンボル分の拡散符号を保持し終えたら(下段の拡散符号保持部631,632の0~15TAPに拡散符号を保持し終えてる状態になったら)、下段の拡散符号保持部631の1シンボル分の拡散符号(0~15TAP)を1シンボル時間、上段の拡散符号保持部633に取り込み保持する。

【0034】次に、下段の拡散符号保持部631,63 2に2シンボル分の拡散符号を保持し終えたら(下段の 拡散符号保持部631,632の0~31TAPに拡散 符号を保持し終えてる状態になったら)、下段の拡散符 号保持部632の1シンボル分の拡散符号(16~31 TAP)を1シンボル時間、上段の拡散符号保持部63 3に取り込み保持する。

【0035】ここでは、下段の拡散符号保持部631,632に1シンボル分の拡散符号を保持するのに1シンボル時間、下段の拡散符号保持部631の0~15TAPの1シンボル分の拡散符号を上段の拡散符号保持部633に保持し続けるのに1シンボル時間、下段の拡散符号保持部632の16~31TAPの1シンボル分の拡散符号を上段の拡散符号保持部633に保持し続けるのに1シンボル時間、合計3シンボル時間かかる。

【0036】そして、マッチドフィルタ部(MF積和演算部)64は、入力信号出力と拡散符号出力との積和演算を行う。出力部65は、フラグ検出部651にて、各ユーザの1シンボル分の相関出力からピーク値(自己相関値)が検出されるタイミング(FR00, FR01)を検出する。各ユーザのタイミングFR00, FR01は0~31からなるもので、サーチャ動作開始時にピーク(自己相関値)が立てば"0"、それ以降1/2チップ時間毎に"1"が加算される。尚、1シンボル時間後にピークが検出されれば"31"となる。

(0 【0037】次に、復調動作時について説明する。分周部61は、サーチャ動作時と同じ動作である。DATA時分割メモリ変換部62では、前段の入力信号保持部621が、入力信号(DATA)を1/2チップ時間間隔で取り込み保持し、前回のタイミングで保持したDATAを次タップ(タップ数:64TAP[2シンボル分])にシフトする。前段の入力信号保持部621のシフトレジスタの32~63TAPの1シンボル分の入力信号を、各ユーザのタイミングFR00、FR01で次段の入力信号保持部622に取り込み保持する(各ユーザのタイミングFR00、FR01は、それぞれ1シンプのタイミングFR00、FR01は、それぞれ1シンプロラストででである。

ボル時間間隔である)。

【0038】CODE時分割メモリ変換部63では、下股の拡散符号保持部631,632で拡散符号(CODE0,CODE1)を1チップ時間間隔で取り込み保持し、前回のタイミングで保持した拡散符号を次タップ(タップ数:48TAP[3シンボル分])にシフトする。下股の拡散符号保持部631,632のそれぞれのシフトレジスタの16~47TAPの2シンボル分の拡散符号の中から各ユーザのタイミングFR00,FR01に合わせた1シンボル分の拡散符号(下段の拡散符号保持部631:16+FR00/2~31+FR00/2、下段の拡散符号保持部632:16+FR01/2~31+FR01/2[小数点以下切り捨て])を交互に上段の拡散符号保持部633のレジスタに取り込み保持する。

11

【0039】マッチドフィルタ部(MF積和演算部)64は、サーチャ動作時と同じ動作である。出力部65では、復調出力セレクタ部652が、各ユーザの復調出力を各ユーザのタイミングFR00、FR01に合わせて出力する。

【0040】このシミュレーションにおけるメモリ時間変換型MFでは、サーチャ動作は3シンボル時間(1シンボル分の拡散符号を保持するのに1シンボル時間、USER0の1シンボル分の相関を得るのに1シンボル時間)かかり、復調動作は各ユーザの1シンボルを復調するのに合計1シンボル時間かかる。

【0041】図9のシミュレーション結果を図10に示す。尚、図10に記述している用語は、図7で説明したものと同様である。図10に示したメモリ時間変換方式MFにおいて、動作速度は図7の複数MF使用型の動作速度の2倍(ユーザ数が2なので)としてシミュレーションを行った。図10のOUT0,OUT1がそれぞれUSER0,USER1の復調出力、図10のOUT0,OUT1がそれぞれUSER0,USER1の復調出力を表わしている。

【0042】図7、図10それぞれUSER0の復調が始まる時間は、図7が、5360ns、図10が、3960nsとなっており、図10の方が図7より速く動作しているが、これはサーチャ動作時に拡散符号を1シンボル分保持するための時間(図7及ぶ図10共に1シンボル分の拡散符号を保持するのに1シンボル時間かかるため)が、図10の方が図7の半分の時間(図10の動作速度が図7の2倍であるため)で処理が終わるためである。

[0043]

【発明が解決しようとする課題】ここで、マッチドフィルタ(MF)は、2倍オーバーサンプリングMFを用いている。2倍オーバーサンプリングMFは、1倍オーバーサンプリングMFと比べてサンプリングする周波数が 50

2倍であるため、消費電力が大きいという問題点がある。これは、C-M0Sの消費電力は、周波数及びゲート数に比例して増加するためである。

【0044】本発明は上記実情に鑑みて為されたもので、消費電力を低減できる位相遅延MF適用型メモリ時間変換方式のマッチドフィルタ及びCDMA受信機を提供することを目的とする。

[0045]

【課題を解決するための手段】上記従来例の問題点を解決するための本発明は、マッチドフィルタにおいて、1 チップ間隔のクロックを入力してオーバーサンプリング数分の1位相ずつ遅延させたクロックを出力する位相遅延手段と、入力信号と拡散符号との相関を出力するシングルマッチドフィルタをオーバーサンプリング数分設けると共に、対応する入力信号を供給する入力信号供給手段と、拡散符号を供給する拡散符号供給手段を設け、位相遅延手段から出力されるクロックに応じて入力信号供給手段からの入力信号をシングルマッチドフィルタに供給し、各シングルマッチドフィルタで各々供給される入 力信号と拡散符号との積和演算を行って出力される相関を加算して、オーバーサンプリングした相関を出力するものであり、動作クロックを高速にすることなく、消費電力を低減できる。

【0046】また、本発明のマッチドフィルタをCDM A受信機に用いることも可能である。

[0047]

【発明の実施の形態】本発明の実施の形態について図面を参照しながら説明する。尚、以下で説明する機能実現手段は、当該機能を実現できる手段であれば、どのような回路又は装置であっても構わず、また機能の一部又は全部をソフトウェアで実現することも可能である。更に、機能実現手段を複数の回路によって実現してもよく、複数の機能実現手段を単一の回路で実現してもよい。

【0048】本発明に係る位相遅延マッチドフィルタ適用型メモリ時間変換方式マッチドフィルタ(位相遅延M F適用型メモリ時間変換方式MF)は、オーバーサンプリング倍数に応じてシングルMF (非オーバーサンプリング用MF)を複数設けると共に、各シングルMFに複数 (オーバーサンプリング数より多い数でも構わない)の拡散符号を時分割に供給する符号供給手段を設け、各シングルMFにオーバーサンプリング倍数の数分、位相を遅延させた入力信号を取り込み、当該遅延させたタイミングで各シングルMFを動作させて供給される拡散符号との積和演算を行って相関出力を出力し、これら複数相関出力を加算してオーバーサンプリング処理のMFと同様の結果を、低消費電力で得るものである。

【0049】上記のように、本発明に係るメモリ時間変換方式MFは、メモリ時間変換方式MFのMF部に位相遅延マッチドフィルタ(位相遅延MF)を適用したメモ

リ時間変換方式MFである。従って、本発明のメモリ時間変換方式MFを位相遅延MF適用型とよぶことがある。

【0050】また、位相遅延MFとは、オーバーサンプリングする倍数分だけシングルMFを備え、複数のシングルMFを位相遅延させたサンプリングクロックで動作させて、それらの相関出力を加算することにより、オーバーサンプリングMFと同じ結果を低消費電力で得られるMFのことである。

【0051】本発明に係る位相遅延MF適用型を、ここではCDMA拡散信号の拡散率を16とし、そのオーバーサンプリング数を2倍、そしてユーザ数を2として、図1、図2、図3を用いて説明する。尚、オーバーサンプリング数とユーザ数とは直接的に関係するものではない。図1は、本発明の実施の形態に係る位相遅延MF適用型の構成ブロック図であり、図2は、本発明の実施の形態に係る位相遅延MF適用型のシミュレーションにおける構成ブロック図であり、図3は、本発明の実施の形態に係る位相遅延MF適用型メモリ時間変換方式MFのシミュレーション結果を示す図である。

【0052】本発明の実施の形態に係る位相遅延MF適 用型について図1を用いて説明する。尚、図1で使用さ れるMF自体の仕様は1倍オーバーサンプリングであ る。本発明の実施の形態に係る位相遅延MF適用型は、 図1に示すように、入力信号(DATA)を1チップ時 間間隔で取り込み保持し、前回のタイミングで保持した DATAを次タップにシフトする入力信号保持部(メモ リ) 41, 42と、拡散符号(CODEO, 1, …, n) を1チップ時間間隔で取り込み保持し、前回のタイ ミングで保持したCODE 0, 1, …, nを次タップに シフトし、1シンボル分の拡散符号を一定のタイミング でシフト出力する拡散符号保持部 (メモリ) 43, 4 4, 45と、入力信号保持部41, 42の1シンボル分 の入力信号を1チップ時間間隔で取り込み保持する入力 信号保持部 (データ) 46, 49と、拡散符号保持部4 3, 44, 45の1シンボル分の拡散符号を一定のタイ ミングで交互に (順に) 取り込み保持する拡散符号保持 部 (コード) 48と、入力信号保持部46, 49の入力 信号出力と拡散符号保持部48の拡散符号出力との積和 演算を行うマッチドフィルタ (MF積和演算) 部47, 410と、マッチドフィルタ部47の出力とマッチドフ ィルタ部410の出力を加算する加算部411とから構 成されている。

【0053】ここで、本発明の実施の形態に係る位相遅延MF適用型は、入力信号保持部42に対して入力信号保持部41が入力信号の位相を1/2位相を遅延させて入力し、また、マッチドフィルタ部47に対してマッチドフィルタ部410が上記遅延させたタイミングで拡散符号との積和演算を行い、マッチドフィルタ部47とマッチドフィルタ410の相関出力を加算部411で加算

14 して出力するものである。また、マッチドフィルタ部 4

7,410には対応する拡散符号が拡散符号保持部48 から供給されるようになっている。

【0054】つまり、入力信号保持部42,46、マッチドフィルタ部47が特定の動作タイミング(CLK1のタイミング)で動作し、入力信号保持部41,49、マッチドフィルタ部410が入力信号の位相を1/2位相を遅延させたCLK2のタイミング)で動作させると相を遅延させたCLK2のタイミング)で動作させると10 共に、拡散符号保持部48から対応する拡散符号をマッチドフィルタ部47,410に各々供給し、マッチドフィルタ部47,410の各相関出力を加算部411で加算することで、動作タイミングを高速にすることなく、簡易な構成にて、2倍オーバーサンプリングを行ったのと同じ相関出力が得られるものである。

【0055】尚、具体的には図1に示したように、マッチドフィルタ部は2個用意しておき、CODE0~nを拡散符号保持部48から2つのマッチドフィルタ部に対して交互にCODEを供給して、オーバーサンプリング20に相当する相関出力(OUT0~n)を得るようにするものである。

【0056】次に、本発明の実施の形態に係る位相遅延MF適用型のメモリ時間変換方式MFのシミュレーションにおける構成を図2を用いて説明する。尚、MF自体の仕様は、1倍オーバーサンプリングで、DATAは4bit、CODEは1bit、TAPは16TAPとしている。図2に示すように、本発明の実施の形態に係る位相遅延型MF適用型のシミュレーション構成は、クロック位相遅延部71と、DATA時分割メモリ変換部72,73と、CODE時分割メモリ変換部74,75と、マッチドフィルタ部76と、加算部77と、出力部78とから基本的に構成されている。

【0057】次に、図2における各部を具体的に説明する。クロック位相遅延部71は、CLK1とCLK1の 1/2位相遅延したCLK2を生成する。DATA時分割メモリ変換部72は、CLK1で動作し、入力信号 (DATA)を1チップ時間間隔で取り込み保持し、前回のタイミングで保持したDATAを次タップにシフトする32TAP (2シンボル分)の入力信号保持部(DATA)721と、入力信号保持部721の1シンボル分の入力信号を1チップ時間間隔で取り込み保持する入力信号保持部722とを備えている。

【0058】DATA時分割メモリ変換部73は、CLK2で動作し、入力信号(DATA)を1チップ時間間隔で取り込み保持し、前回のタイミングで保持したDATAを次タップにシフトする32TAP(2シンボル分)の入力信号保持部(DATA)731と、入力信号保持部731の1シンボル分の入力信号を1チップ時間間隔で取り込み保持する入力信号保持部732とを備え50ている。

【0059】CODE時分割メモリ変換部74は、CLK1で動作し、拡散符号(CODE0)を1チップ時間間隔で取り込み保持し、前回のタイミングで保持したCODE0を次タップにシフトし、1シンボル分の拡散符号を一定のタイミングでシフト出力する48TAP(3シンボル分)の拡散符号保持部(CODE0)741と、拡散符号(CODE1)を1チップ時間間隔で取り込み保持し、前回のタイミングで保持したCODE1を次タップにシフトし、1シンボル分の拡散符号を一定のタイミングでシフト出力する48TAP(3シンボル分)の拡散符号保持部(CODE1)742と、拡散符号保持部741、742からシフト出力される、それぞれの拡散符号(CODE0、CODE1)を一定の間隔で取り込み保持する拡散符号保持部743とを備えている。

15

【0060】マッチドフィルタ(MF積和演算)部75 は、入力信号保持部722の入力信号出力と拡散符号保 持部743の拡散符号出力との積和演算を行う。マッチ ドフィルタ(MF積和演算)部76は、入力信号保持部 732の入力信号出力と拡散符号保持部743の拡散符 号出力との積和演算を行う。加算部77は、マッチドフィルタ部75の出力とマッチドフィルタ部76の出力を 加算する。

【0061】出力部78は、CLK1とCLK2で動作し、CODE0、CODE1(USER0、USER1)のそれぞれの復調のタイミングFR00、FR01を検出するフラグ(FR)検出部781と、USER0、USER1のそれぞれのタイミングFR00、FR01で加算部77の復調出力をセレクトする復調出力セレクタ部(セレクタ)782とを備えている。

【0062】ここでは、図2を用いて、以下、本発明の実施の形態に係る位相遅延MF適用型を、サーチャ動作時、復調動作時に分けて説明する。説明の都合上、図2において、ユーザ数を2、入力信号は4bit、拡散符号は1bit、入力信号保持部721,731のタップ数は32タップ(2シンボル分)、入力信号保持部722,732のタップ数は16タップ(1シンボル分)、拡散符号保持部741,742は48チップ(3シンボル分)、拡散符号保持部743は16チップ(1シンボル分)とするが、実際にはこれにとわれることなく、自由に設定可能である。

【0063】サーチャ動作時について説明する。クロック位相遅延部71は、入力したサンプリングクロック(CLK)と同相のCLK1とCLK1の1/2位相遅延したCLK2を生成する。DATA時分割メモリ変換部72、CODE時分割メモリ変換部74はCLK1で動作し、DATA時分割メモリ変換部73はCLK2で動作し、出力部78はCLK1, CLK2で動作する。

【0064】DATA時分割メモリ変換部72では、前段の入力信号保持部721が、入力信号(DATA)を 50

1 チップ時間間隔で取り込み保持し、前回のタイミングで保持したDATAを次タップ(タップ数:32TAP [2シンボル分])にシフトする。前段の入力信号保持部721に1シンボル分の入力信号を保持し終えたら(前段の $0\sim15$ TAPに入力信号を保持し終えている状態になったら)、1シンボル分の入力信号($0\sim15$ TAP)を次段の入力信号保持部722に1チップ時間間隔で取り込み保持する。これを1シンボル時間繰り返す。

【0065】ここまで、前段の入力信号保持部721に 10 1シンボル分の入力信号を保持するのに1シンボル時 間、前段の入力信号保持部721の0~15TAPの1 シンボル分の入力信号を次段の入力信号保持部722に 取り込むのに1シンボル時間、合計2シンボル時間かか る。この間に前段の入力信号保持部721のシフトレジ スタには2シンボル分の入力信号が保持される。前段の 入力信号保持部721で2シンボル分の入力信号を保持 し終えたら(前段の0~31TAPに入力信号を保持し 終えている状態になったら)、1シンボル分の入力信号 20 (15~31TAP)を次段の入力信号保持部722に 1チップ時間間隔で取り込み保持する。これを1シンボ ル時間繰り返す。尚、DATA時分割メモリ変換部72 はCLK1で動作する。

【0066】DATA時分割メモリ変換部73では、DATA時分割メモリ変換部1と同じ動作を行う。但し、DATA時分割メモリ変換部73はCLK2で動作する。つまり、DATA時分割メモリ変換部73に比べて1/2位相が遅延した入力信号(DATA)について取り込み保持を行っている。

30 【0067】CODE時分割メモリ変換部74では、下段の拡散符号保持部741,742が拡散符号(CODE0, CODE1)を1チップ時間間隔で取り込み保持し、前回のタイミングで保持した拡散符号を次タップ(タップ数:48TAP・(3シンボル分))にシフトする。下段の拡散符号保持部741、下段の拡散符号保持部742に1シンボル分の拡散符号を保持し終えたら(下段の拡散符号保持部741、下段の拡散符号保持部742の0~15TAPに拡散符号を保持し終えてる状態になったら)、下段の拡散符号保持部741の1シンボル分の拡散符号(0~15TAP)を1シンボル時間、上段の拡散符号保持部743に取り込み保持する。【0069】など、下段の拡散符号保持部743に取り込み保持する。【0069】など、下段の拡散符号保持部743に取り込み保持する。

【0068】次に、下段の拡散符号保持部741、下段の拡散符号保持部742に2シンボル分の拡散符号を保持し終えたら(下段の拡散符号保持部741と下段の拡散符号保持部742の0~31TAPに拡散符号を保持し終えてる状態になったら)、下段の拡散符号保持部742の1シンボル分の拡散符号(16~31TAP)を1シンボル時間、上段の拡散符号保持部743に取り込み保持する。

50 【0069】ここでは、下段の拡散符号保持部741、

下段の拡散符号保持部742に1シンボル分の拡散符号 を保持するのに1シンボル時間、下段の拡散符号保持部 741の0~15TAPの1シンボル分の拡散符号を上 段の拡散符号保持部743に保持し続けるのに1シンボ ル時間、下段の拡散符号保持部742の16~31TA Pの1シンボル分の拡散符号を上段の拡散符号保持部7 43に保持し続けるのに1シンボル時間、合計3シンボ ル時間かかる。尚、CODE時分割メモリ変換部74の 各部はCLK1で動作する。

17

【0070】マッチドフィルタ(MF積和演算)部75 は、CLK1で動作する入力信号保持部722の入力信 号出力とCLK1で動作する拡散符号保持部743の拡 散符号出力との積和演算を行い、マッチドフィルタ部7 6は、CLK2で動作する入力信号保持部732の入力 信号出力とCLK1で動作する拡散符号保持部743の 拡散符号出力との積和演算を行い、それぞれの演算結果 を加算部77に出力する。但し、各マッチドフィルタ部 75,76から加算部77に出力されるタイミングは、 CLK1とCLK2と異なっている。

【0071】加算部77は、マッチドフィルタ(MF積 和演算) 部75,76のそれぞれの演算結果の出力を加 算して出力部78に出力する。つまり、加算部77は、 入力信号と拡散符号の積和演算結果(相関出力)と、そ の入力信号に対して1/2位相遅延した入力信号と拡散 符号の積和演算結果 (1/2位相遅延相関出力) とを加 算したものとなる。

【0072】出力部78は、CLK1及びCLK2の双 方で動作し、フラグ (FR) 検出部781にて、各ユー ザの1シンボル分の相関出力からピーク値(自己相関) 値)が検出されるタイミング(FROO, FRO1)を 検出する。各ユーザのタイミングFROO、FRO1は 0~15からなるもので、サーチャ動作開始時にピーク (自己相関値)が立てば"0"、それ以降1チップ時間 毎に"1"が加算される。尚、1シンボル時間後にピー クが検出されれば"15"となる。

【0073】次に、復調動作時について説明する。クロ ック位相遅延部71は、サーチャ動作時と同じ動作であ る。DATA時分割メモリ変換部72では、CLK1で 動作し、前段の入力信号保持部721が、入力信号(D ATA) を1チップ時間間隔で取り込み保持し、前回の タイミングで保持したDATAを次タップ (タップ数: 32TAP [2シンボル分]) にシフトする。前段の入 力信号保持部721のシフトレジスタの15~31TA Pの1シンボル分の入力信号を、各ユーザのタイミング FR00, FR01で次段の入力信号保持部722に取 り込み保持する。各ユーザのタイミングFROO、FR 01は、それぞれ1シンボル時間間隔である。

【0074】DATA時分割メモリ変換部73は、CL K2で動作するものの、それ以外はDATA時分割メモ リ変換部72と同じ動作である。CODE時分割メモリ

変換部74では、下段の拡散符号保持部741、742 で拡散符号(CODEO, CODE1)を1チップ時間 間隔で取り込み保持し、前回のタイミングで保持した拡 散符号を次タップ (タップ数: 48 TAP [3シンボル 分]) にシフトする。下段の拡散符号保持部741,7 42のそれぞれのシフトレジスタの16~47TAPの 2シンボル分の拡散符号の中から各ユーザのタイミング FR00, FR01に合わせた1シンボル分の拡散符号 (下段の拡散符号保持部741:16+FR00~31 10 + FROO、下段の拡散符号保持部742:16+FR 01~31+FR01) を交互に上段の拡散符号保持部 743のレジスタに取り込み保持する。

18

【0075】マッチドフィルタ (MF積和演算) 部7 5,76及び加算部77は、サーチャ動作時と同じ動作 である。出力部78では、復調出力セレクタ部782 が、各ユーザの復調出力を各ユーザのタイミングFRO 0, FR01に合わせて出力する。

【0076】これにより、サンプリングクロック周波数 が2倍オーバーサンプリングMFを用いたメモリ時間変 20 換方式MFのMF部の1/2倍の周波数であるのにも拘 わらず、チップタイミング周期を2倍オーバーサンプリ ングMFを用いたメモリ時間変換方式MFと同じに取る ことができる。

【0077】このシミュレーションにおける位相遅延M F適用型では、サーチャ動作は3シンボル時間(1シン ボル分の拡散符号を保持するのに1シンボル時間、US EROの1シンボル分の相関を得るのに1シンボル時 間、USER1の1シンボル分の相関を得るのに1シン ボル時間)かかり、復調動作は各ユーザの1シンボルを 復調するのに合計1シンボル時間かかる。

【0078】図2のシミュレーション結果を図3に示 す。尚、図3に記述したCLKはサンプリング周期(4 Ons)、CLKOはサンプリング周期(80ns)、 CLK1はCLK0の1/2位相遅延サンプリング周期 (80ns)、RESETは初期リセット、SHDAT A (3:0) は入力信号 (4 b i t) 、CODATAO は拡散符号(1bit)、CODATA1は拡散符号 (1bit)、上段のA0(63:0)はMF積和演算 部の入力信号成分(CLKO)、上段のBOはMF積和 演算部の拡散符号成分 (CLKO) 、上段のFA9Aは 上段AOと上段BOの積和演算結果、下段のAOはMF 積和演算部の入力信号成分(CLK1)、下段のB0は MF積和演算部の拡散符号成分(CLK1)、下段のF A9Aは下段A0と下段B0の積和演算結果、OUT0 はCODEO(USERO)の復調出力、OUT1はC ODE1 (USER1) の復調出力である。

【0079】このシミュレーション結果において、OU TO, OUT1が本発明のUSERO, USER1の復 調出力である。2倍オーバーサンプリングMFを用いた メモリ時間変換方式MFのUSER0, USER1の復

50

調出力は図10のOUT0、OUT1である。これらを比較することにより、2倍オーバーサンプリングMFを用いたメモリ時間変換方式MFと位相遅延MF適用型のメモリ時間変換方式MFは同じ復調出力を得ていることが確認できる。

【0080】本発明の実施の形態の位相遅延MF適用型のメモリ時間変換方式MFによれば、マッチドフィルタ(MF) 部におけるサンプリングクロック周波数は、従来の2倍オーバーサンプリングMFを用いたメモリ時間変換方式の1/2倍となるため、消費電力を低減できる効果がある。

【0081】つまり、C-MOSにおいて消費電力はサンプリングの周波数とゲート数に比例して増加する。2倍オーバーサンプリングにおいて、本発明の実施の形態に係る位相遅延MF型は、倍数個分(2個)のシングル

MFで構成されることになる。ここで、シングルMFのゲート数をX個とするとき、2倍オーバーサンプリングMFのゲート数は2X個(シングルMFの2倍)となる。また、本発明の実施の形態に係る位相遅延MF型のゲート数は、2個のシングルMFで構成されているので、2X個(シングルMFの2倍)となる。サンプリングクロック周波数が従来の2倍オーバーサンプリングMFと同数個であるので、消費電力はMF部において、従来の2倍オーバーサンプリングMFを同数個であるので、消費電力はMF部において、従来の2倍オーバーサンプリングMFを用いたメモリ時間変換方式MFの1/2倍となる。この本発明と従来技術との比較を[表1]を用いて説明する。

[0082]

【表 1 】

	サンブリング 周波数	ハード規模 (ゲート数)	消費電力(Pd)
複数MF使用型	2f	4X	8fX
メモリ時間変換方式MF	4 f	2X	8fX
本発明(位相遅延MF適用型)	2f	2X	4fX

【0083】 [表1] において、1段目の複数MF使用型と2段目のメモリ時間変換方式MFは、従来の技術で説明したものであり、3段目が本発明のものとなっている。そして、項目の「サンプリング周波数」は1倍オーバーサンプリングMFのサンプリング周波数を"f"とし、「ハード規模(ゲート数)」は1倍オーバーサンプリングMFのゲート数を"X"とし、「消費電力(Pd)」はサンプリング周波数とゲート数の積:(周波数)×(ゲート数)としている。

【0084】[表1]から、従来の複数MF使用型、従来のメモリ時間変換方式MFに比べて、消費電力が半分となっており、消費電力の低減の効果は大きい。

【0085】また、m倍オーバーサンプリングMFを用いたメモリ時間変換MFに本発明で用いた位相遅延MF型を適用すれば、サンプリングクロック周波数が従来のm倍オーバーサンプリングMFの1/m倍、ゲート数が同数個であるので、消費電力はMF部において、m倍オーバーサンプリングMFを用いたメモリ時間変換MFの1/m倍と大幅に低減できるものである。通常、適用されるオーバーサンプリングは4倍であるので、本発明の効果は大きいものである。

[0086]

【発明の効果】本発明によれば、1チップ間隔のクロックを入力してオーバーサンプリング数分の1位相ずつ遅延させたクロックを出力する位相遅延手段と、入力信号と拡散符号との相関を出力するシングルマッチドフィルタをオーバーサンプリング数分散けると共に、対応する人力信号を供給する入力信号供給手段と、拡散符号を供 50 を示す図である。

給する拡散符号供給手段を設け、位相遅延手段から出力されるクロックに応じて入力信号供給手段からの入力信号をシングルマッチドフィルタに供給し、各シングルマッチドフィルタで各々供給される入力信号と拡散符号との積和演算を行って出力される相関を加算して、オーバーサンプリングした相関を出力するマッチドフィルタとしているので、動作クロックを高速にすることなく、消費電力を低減できる効果がある。

【0087】また、本発明のマッチドフィルタをCDM A受信機に適用すれば、同様に、消費電力を低減できる 効果がある。

【図面の簡単な説明】

【図1】本発明の実施の形態に係る位相遅延MF適用型メモリ時間変換方式MFの構成ブロック図である。

【図2】本発明の実施の形態に係る位相遅延MF適用型メモリ時間変換方式MFのシミュレーションにおける構成ブロック図である。

40 【図3】本発明の実施の形態に係る位相遅延MF適用型メモリ時間変換方式MFのシミュレーション結果を示す図である。

【図4】一般的なスペクトラム拡散通信システムにおける受信機の概略構成プロック図である。

【図5】従来の複数MF使用型の構成ブロック図である。

【図6】従来の複数MF使用型のシミュレーションにおける構成ブロック図である。

【図7】従来の複数MF使用型のシミュレーション結果を示す図である

【図8】従来のメモリ時間変換方式MFの構成ブロック図である。

【図9】従来のメモリ時間変換方式MFのシミュレーションにおける構成ブロック図である。

【図10】従来のメモリ時間変換方式MFのシミュレーション結果を示す図である。


【符号の説明】

11…無線部、 12…ベースバンド部、 121…A / D変換部、 122…マッチドフィルタ部、 123 …RAKE合成部、 124…誤り訂正部、125…音声符号化/複合化部、 126…CPU部、 21, 22, 23…入力信号保持部、 24, 25, 26…拡散符号保持部、 27, 28, 29…マッチドフィルタ部、 31, 35…入力信号保持部、 32, 33, 34, 37…拡散符号保持部、 36…マッチドフィルタ部、 41, 42, 46, 49…入力信号保持部、 47, 410…マッチドフィルタ部、 411…加算部、 51…分周部、 52…DATA保持部、 521…入力信


号保持部、 53…CODE保持部、 531, 53 2,533…拡散符号保持部、54…マッチドフィル 55…出力部、 551…フラグ検出部、 5 夕部、 52…同期部、 56…DATA保持部、 561…入 力信号保持部、 57…CODE保持部、 571, 5 72…拡散符号保持部、 58…マッチドフィルタ部、 59…出力部、 591…フラグ検出部、 592...61…分周部、 62…DATA時分割メモ 同期部、 リ変換部、 621,622…入力信号保持部、 63 10 …CODE時分割メモリ変換部、631,632,63 3…拡散符号保持部、 64…マッチドフィルタ部、6 5…出力部、 651…フラグ検出部、 652…復調 出力セレクタ部、 71…クロック位相遅延部、 7 2, 73…DATA時分割メモリ変換部、 721,7 22, 731, 732···入力信号保持部、 74···CO DE時分割メモリ変換部、 741, 742, 743… 拡散符号保持部、 75,76…マッチドフィルタ部、 77…加算部、 78…出力部、 781…フラグ検 出部、 782…復調出力セレクタ部

22


【図1】




[図2]




[図3]







【図5】




【図6】



【図7】





【図9】

